(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-335867

(43)公開日 平成7年(1995)12月22日

(51) Int.Cl.⁶ H 0 1 L 29/778 庁内整理番号

FΙ

技術表示箇所

H01L 29/778 21/338 29/812

9171 -4M

H01L 29/80

н

審査請求 有

請求項の数8 OL (全 10 頁)

(21)出顯番号

(22)出顧日

特顏平6-123421

平成6年(1994)6月6日

識別記号

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 葛原 正明

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 電界効果トランジスタ

(57)【要約】

【目的】 選択エッチング技術を利用することができ、 高性能で且つ均一性や再現性に優れた2段リセス構造の ヘテロ接合電界効果トランジスタを提供する。

【構成】 半絶縁性GaAs基板1上に、アンドープGaAsとアンドープAlGaAsとからなるバッファ層2と、n型AlGaAs電子供給層3と、アンドープInGaAsチャネル層4と、n型AlGaAsとアンドープAlGaAsからなるAlGaAs電子供給層5と、n型InGaPコンタクト下層16と、n型GaAsコンタクト上層7とを有し、AlGaAs電子供給層5上にゲート電極、GaAsコンタクト上層7上にソース電極とドレイン電極を形成する。2段リセス構造のFETのドレイン電流の増加と、ゲート耐圧の向上を達成できる。



1

【特許請求の範囲】

【請求項1】不純物を意図的に添加しないかまたは十分 に低い流度で添加したGaAsまたはInGaAsから なる第1の半導体層と、該第1の半導体層に接して厚さ 方向の全域または局所的にn型不純物が添加されたAl GaAsからなる第2の半導体層と、該第2の半導体層 に接してn型不純物が添加されたInGaPからなる第 3の半導体層と、該第3の半導体層に接してn型不純物 が添加されたCaAsからなる第4の半導体層と、前記 第4の半導体層を貫通して設けられた第1のリセス開口 と、該第1のリセス開口の内部に前記第3の半導体層を 貫通して設けられた第2のリセス開口と、該第2のリセ ス開口の底部に露出した前記第2の半導体層の表面に形 成されたゲート電極と、前記第4の半導体層の上に前記 第1のリセス開口を挟んで両側に形成されたソース電極 とドレイン電極とを備えてなることを特徴とする電界効 果トランジスタ。

【請求項2】前記第3の半導体層に含まれるn型不純物 濃度が前記第4の半導体層のn型不純物濃度に比べて低 いことを特徴とする請求項1記載の電界効果トランシス 20 タ。

【請求項3】不純物を意図的に添加しないかまたは十分 に低い濃度で添加したGaAsまたはInGaAsから なる第1の半導体層と、該第1の半導体層に接して厚さ 方向の全域または局所的にn型不純物が添加されたIn GaPからなる第2の半導体層と、該第2の半導体層に 接してn型不純物が添加されたAlGaAsからなる第 3の半導体層と、該第3の半導体層に接してn型不純物 が添加された In Ga Pからなる第4の半導体層と、該 第4の半導体層に接してn型不純物が添加されたGaA s からなる第5の半導体層と、前記第5の半導体層を貫 通して設けられた第1のリセス開口と、該第1のリセス 開口の内部に前記第4の半導体層および前記第3の半導 体層を貫通して設けられた第2のリセス開口と、該第2 のリセス開口の底部に露出した前記第2の半導体層の表 面に形成されたゲート電極と、前記第5の半導体層の上 に前記第1のリセス開口を挟んで両側に形成されたソー ス電極とドレイン電極とを備えてなることを特徴とする 電界効果トランジスタ。

【請求項4】前記第3の半導体層および前記第4の半導 40体層に含まれる各n型不純物濃度が前記第5の半導体層のn型不純物濃度に比べて低いことを特徴とする請求項3記載の電界効果トランジスタ。

【請求項5】不純物を意図的に添加しないかまたは十分 に低い濃度で添加したGaAsまたは I n G a A s から なる第1の半導体層と、該第1の半導体層に接して厚さ 方向の全域または局所的に n型不純物が添加された A I Ga I n P からなる第2の半導体層と、該第2の半導体 層に接して n型不純物が添加された A 1 G a A s からな る第3の半導体層と、該第3の半導体層に接して n型不 50

純物が添加された In Ga Pからなる第4の半導体層と、該第4の半導体層に接してn型不純物が添加された Ga As からなる第5の半導体層と、前記第5の半導体層を貫通して設けられた第1のリセス開口と、該第1のリセス開口の内部に前記第4の半導体層および前記第3の半導体層を貫通して設けられた第2のリセス開口と、該第2のリセス開口の底部に露出した前記第2の半導体層の表面に形成されたゲート電極と、前記第5の半導体層の上に前記第1のリセス開口を挟んで両側に形成されたソース電極とドレイン電極とを備えてなることを特徴とする電界効果トランジスタ。

【請求項6】前記第3の半導体層および前記第4の半導体層に含まれる各n型不純物濃度が前記第5の半導体層のn型不純物濃度に比べて低いことを特徴とする請求項5記載の電界効果トランジスタ。

【請求項7】不純物を意図的に添加しないかまたは十分 に低い濃度で添加したGaAsまたはInGaAsから なる第1の半導体層と、該第1の半導体層に接して厚さ 方向の全域または局所的にn型不純物が添加されたA1 GaAsからなる第2の半導体層と、該第2の半導体層 に接して厚さ方向の全域または局所的にn型不純物が添 加されたInGaPからなる第3の半導体層と、該第3 の半導体層に接してn型不純物が添加されたAlGaA sからなる第4の半導体層と、該第4の半導体層に接し てn型不純物が添加された InGaPからなる第5の半 導体層と、該第5の半導体層に接してn型不純物が添加 されたGaAsからなる第6の半導体層と、前記第6の 半導体層を貫通して設けられた第1のリセス開口と、該 第1のリセス開口の内部に前記第5の半導体層および前 記第4の半導体層を貫通して設けられた第2のリセス開 口と、該第2のリセス開口の底部に露出した前記第3の 半導体層の表面に形成されたゲート電極と、前記第6の 半導体層の上に前記第1のリセス開口を挟んで両側に形 成されたソース電極とドレイン電極とを備えてなること を特徴とする電界効果トランジスタ。

【請求項8】前記第4の半導体層および前記第5の半導体層に含まれる各n型不純物濃度が前記第6の半導体層のn型不純物濃度に比べて低いことを特徴とする請求項7記載の電界効果トランジスタ。

10 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は電界効果トランジスタ、特にGaAs基板上に作製され、且つ工業的実施に際して高性能で且つ均一性や再現性に優れた構造を有する電界効果トランジスタに関する。

[0002]

【従来の技術】選択ドープへテロ接合界面に生じる電子 ガスの優れた輸送特性を利用したヘテロ接合電界効果ト ランジスタが、マイクロ波ミリ波帯で使用される各種通 信機器の基本案子、および超高速ディジタル集積回路の 3

基本素子として近年大きな注目を集めている。

【0003】ヘテロ接合電界効果トランジスタにおいて は、2段リセス構造を採用することで高耐圧動作と大電 流動作を同時に改善できることが、例えば、Huang 等によって1991 IEEE MTT-S Dige s t (アイイーイーイー、1991年国際マイクロ波シ ンポジウム予稿集)の第713頁から第716頁に記載 されている。このようなヘテロ接合電界効果トランジス タの要部断面構造図の一例を図5に示す。図において、 lは半絶緑性GaAs基板、2は例えばGaAsまたは 10 AlGaAsもしくはとれらのヘテロ接合によって構成 され、しかもn型不純物またはp型不純物のいずれも意 図的に添加されていないかまたは十分に低い濃度で添加 したバッファ用半導体層、3は厚さ方向の全域または局 所的にn型不純物が添加されたA1GaAs電子供給層 (下層)、4は例えばGaAsまたはInGaAsによ って構成され、しかもn型不純物またはp型不純物のい ずれも意図的に添加されていないかまたは十分に低い濃 度で添加したチャネル層、5は厚さ方向の全域または局 所的にn型不純物が添加されたAlGaAs電子供給層 20 (上層)、6はn型不純物を添加したCaAsコンタク ト下層、7はn型不純物を高濃度に添加したGaAsコ ンタクト上層、8はソース電極、9はゲート電極、10 はドレイン電極である。

【0004】 この従来構造をもつへテロ接合電界効果トランジスタの特性は、GaAsコンタクト上層7をエッチング除去することにより形成されたワイドリセス開口の幅(w1)とそのリセス深さ(d1)、およびGaAsコンタクト下層6をエッチング除去することにより形成されたナローリセス開口の幅(w2)とそのリセス深 30さ(d2)、さらにGaAsコンタクト上層7とGaAsコンタクト下層6の各ドナー濃度(n1,n2)によって決定される。

【0005】また、砒素(As)元素を含む化合物半導体層と燐(P)元素を含む化合物半導体層から構成されるヘテロ接合の選択エッチング性を利用することにより、ドレイン飽和電流のバラツキが少ないショットキバリア型電界効果トランジスタ(MESFET)が実現できることが特開平4-199641号公報において記載されている。

【0006】また、N型AlGaAs層とGaAs層(またはInGaAs層)のヘテロ接合を用いる従来の電界効果トランジスタにおいては、深い準位を含むN型AlGaAsのドーピング濃度が十分に大きくできないことによる低い2次元電子濃度や、深い準位の電子占有確率の温度特性に伴うしきい値電圧の大きな温度依存性が問題であった。これらの問題は、N型InGaP層とInGaAs層のヘテロ接合、またはN型InGaP層とInGaAs層のヘテロ接合を用いる電界効果トランジスタによって解決できるとよが時間四60-86872号

公報および特開昭63-228763号公報において記載されている。

[0007]

【発明が解決しようとする課題】図5に示した従来構造 の2段リセス構造へテロ接合電界効果トランジスタを作 製する工程においては、前述したワイドリセス開口幅 (w1) とそのリセス深さ(d1)、およびナローリセ ス開口幅(w2)とそのリセス深さ(d2)を髙精度に 調整加工する必要がある。各リセス開口幅(wl, w 2)の制御については、髙精度のリソグラフィ技術を導 入することである程度の改善を図ることができる。しか しながら、半導体材料としてAIGaAs/GaAs系 が用いられた場合には、各リセス深さ(d1, d2)を 高精度に制御する作業が甚だ困難となる。とれは、通常 用いられているA1組成0.3以下のAlGaAsとG aAs(またはInGaAs)の間では、溶液を用いた エッチングの場合に両材料間で十分なエッチング速度差 が確保できないことから、リセス・エッチング深さを制 御するためにはエッチング時間を制御しなければならな いことに起因する。しかしながら、エッチング液の劣 化、エッチング液の組成管理や温度管理の不備、またウ ェハ表面でのエッチング液の濡れ状態の変化などの問題 がリセスエッチング深さの正確な制御の妨げとなって2 段リセス形状に不均一性が発生し、これがウェハ面内で の個々のトランジスタの特性(相互コンダクタンスやゲ ート耐圧など)のバラツキを大きくする原因となってい た。したがって、AIGaAs/GaAs系材料で構成 される従来例のトランジスタ構造においては、大量生産 を目的とした安定な2段リセス構造を提供することが困 難であるという欠点があった。

[0008]

【課題を解決するための手段】本願第1の発明の電界効 果トランジスタは、不純物を意図的に添加しないかまた は十分に低い濃度で添加したGaAsまたはInGaA sからなる第1の半導体層と、該第1の半導体層に接し て厚さ方向の全域または局所的にn型不純物が添加され たAIGaAsからなる第2の半導体層と、該第2の半 導体層に接してn型不純物が添加された In Ga Pから なる第3の半導体層と、該第3の半導体層に接してn型 不純物が添加されたGaAsからなる第4の半導体層 と、前記第4の半導体層を貫通して設けられた第1のリ セス開口と、該第1のリセス開口の内部に前記第3の半 導体層を貫通して設けられた第2のリセス開口と、該第 2のリセス開口の底部に露出した前記第2の半導体層の 表面に形成されたゲート電極と、前記第4の半導体層の 上に前記第1のリセス開口を挟んで両側に形成されたソ ース電極とドレイン電極とを備えてなることを特徴とす る。

n G a A s 層のヘテロ接合を用いる電界効果トランジス 【 0 0 0 9 】本願第2の発明の電界効果トランジスタタによって解決できるととが特開昭60-86872号 50 は、前記第1の発明において、前記第3の半導体層に含

まれるn型不純物濃度が前記第4の半導体層のn型不純物濃度に比べて低いことを特徴とする。

【0010】本願第3の発明の電界効果トランジスタ は、不純物を意図的に添加しないかまたは十分に低い濃 度で添加したGaAsまたはInGaAsからなる第1 の半導体層と、該第1の半導体層に接して厚さ方向の全 域または局所的にn型不純物が添加されたInGaPか らなる第2の半導体層と、該第2の半導体層に接してn 型不純物が添加されたAIGaAsからなる第3の半導 体層と、該第3の半導体層に接してn型不純物が添加さ れたInGaPからなる第4の半導体層と、該第4の半 導体層に接してn型不純物が添加されたG a A s からな る第5の半導体層と、前記第5の半導体層を貫通して設 けられた第1のリセス開口と、該第1のリセス開口の内 部に前記第4の半導体層および前記第3の半導体層を貫 通して設けられた第2のリセス開口と、該第2のリセス 開口の底部に露出した前記第2の半導体層の表面に形成 されたゲート電極と、前記第5の半導体層の上に前記第 1のリセス開□を挟んで両側に形成されたソース電極と ドレイン電極とを備えてなることを特徴とする。

【0011】本願の第4の発明の電界効果トランジスタは、前記第3の発明において、前記第3の半導体層および前記第4の半導体層に含まれる各n型不純物濃度が前記第5の半導体層のn型不純物濃度に比べて低いととを特徴とする。

【0012】本願第5の発明の電界効果トランジスタ は、不純物を意図的に添加しないかまたは十分に低い濃 度で添加したGaAsまたはInGaAsからなる第1 の半導体層と、該第1の半導体層に接して厚さ方向の全 域または局所的にn型不純物が添加されたAlGaln Pからなる第2の半導体層と、該第2の半導体層に接し てn型不純物が添加されたAlGaAsからなる第3の 半導体層と、該第3の半導体層に接してn型不純物が添 加された [n G a P からなる第4の半導体層と、該第4 の半導体層に接してn型不純物が添加されたGaAsか らなる第5の半導体層と、前記第5の半導体層を貫通し て設けられた第1のリセス開口と、該第1のリセス開口 の内部に前記第4の半導体層および前記第3の半導体層 を貫通して設けられた第2のリセス開口と、該第2のリ セス開口の底部に露出した前記第2の半導体層の表面に 40 形成されたゲート電極と、前記第5の半導体層の上に前 記第1のリセス開口を挟んで両側に形成されたソース電 極とドレイン電極とを備えてなることを特徴とする。

【0013】本願第6の発明の電界効果トランジスタは、前記第5の発明において、前記第3の半導体層および前記第4の半導体層に含まれる各n型不純物濃度が前記第5の半導体層のn型不純物濃度に比べて低いことを特徴とする。

【0014】本願第7の発明の電界効果トランジスタ 1 G a I n P) の上にゲート電極を形成したことによっは、不純物を意図的に添加しないかまたは十分に低い濃 50 て、表面トラップ濃度が比較的低く、したがって表面状

6

度で添加したGaAsまたはInGaAsからなる第1の半導体層と、該第1の半導体層に接して厚さ方向の全域または局所的にn型不純物が添加されたAIGaAsからなる第2の半導体層と、該第2の半導体層に接して厚さ方向の全域または局所的にn型不純物が添加されたInGaPからなる第3の半導体層と、該第3の半導体層に接してn型不純物が添加されたAIGaAsからなる第4の半導体層と、該第4の半導体層に接してn型不純物が添加されたInGaPからなる第5の半導体層

と、該第5の半導体層に接してn型不純物が添加された GaAsからなる第6の半導体層と、前記第6の半導体層を貫通して設けられた第1のリセス開口と、該第1のリセス開口の内部に前記第5の半導体層および前記第4の半導体層を貫通して設けられた第2のリセス開口と、該第2のリセス開口の底部に露出した前記第3の半導体層の表面に形成されたゲート電極と、前記第6の半導体層の上に前記第1のリセス開口を挟んで両側に形成されたソース電極とドレイン電極とを備えてなることを特徴とする。

0 【0015】本願第8の発明の電界効果トランジスタは、前記第7の発明において、前記第4の半導体層および前記第5の半導体層に含まれる各n型不純物濃度が前記第6の半導体層のn型不純物濃度に比べて低いことを特徴とする。

[0016]

【作用】本発明の電界効果トランジスタは、As元素を含む化合物半導体材料であるGaAs、AlGaAs、InGaAsと、P元素を含む化合物半導体材料であるInGaPまたはAlGaInPの積層構造から構成されるため、両半導体材料の間の優れた選択エッチング技術を利用するととができ、高性能で且つ均一性や再現性に優れた2段リセス構造のヘテロ接合電界効果トランジスタが実現できる。

【0017】このとき、前記2段リセス構造が形成された後に残されたソースおよびドレイン電極の下のコンタクト層の構成を各電極に近い順に上からGaAs、InGaPとし、リセスエッチングにより表面に露出したAlGaAsの上にゲート電極を形成したことによって、高いショットキ障壁厚さ(約1eV)を得ることができる。また、前記GaAsのn型不純物に比べて前記InGaPのn型不純物濃度を低く選んだことによって、オーミックコンタクト抵抗を劣化させずにゲート耐圧を改善することができる。

【0018】または、前記2段リセス構造が形成されて残されたソースおよびドレイン電極の下のコンタクト層の構成を各電極に近い順に上から第1のGaAs、第1のInGaP、第1のAlGaAsとし、リセスエッチングにより表面に露出した第2のInGaP(またはAlGaInP)の上にゲート電極を形成したことによって表面トラップ濃度が比較的低く、したがって表面状

態が安定なFETを得ることができる。また、前記第1のGaAsのn型不純物に比べて前記第1の1nGaPおよび前記第1のAlGaAsのn型不純物濃度を低く選んだことによって、オーミックコンタクト抵抗を劣化させずにゲート耐圧を改善することができる。

【0019】さらに、前記第2のInGaPの下にドナー不純物を含む第2のAlGaAs、不純物を意図的に添加しない(または添加されていても十分に低い濃度で添加した)第2のGaAs(またはInGaAs)チャネル層を形成したことによって、伝導帯エネルギ不連続 10 量を比較的大きな値(例えば0.3 e V程度)に設定することができ、その結果、2次元電子ガス濃度を高くすることができる。

[0020]

【実施例】

(実施例1)図1は本発明の電界効果トランジスタの第 1の実施例(第1発明)の断面構造図である。図におい て、1は半絶縁性GaAs基板、2は例えばGaAsま たはAIGaAsもしくはこれらのヘテロ接合によって 構成され、しかもn型不純物またはp型不純物のいずれ も意図的に添加されていないかまたは十分に低い濃度で 添加したバッファ用半導体層、3は厚さ方向の全域また は局所的にn型不純物が添加されたAlGaAs電子供 給層(下層)、4は例えばGaAsまたはInGaAs によって構成され、しかもn型不純物またはp型不純物 のいずれも意図的に添加されていないかまたは十分に低 い濃度で添加したチャネル層、5は厚さ方向の全域また 給層(上層)、16はn型不純物を添加したInGaP コンタクト下層、7はn型不純物を高濃度に添加したG aAsコンタクト上層である。InGaPコンタクト下 層16のIn組成比xは半絶縁性GaAs基板1に格子 整合する0.49に選ぶことができるが、この値に制限 されるものではない。また、AIGaAs電子供給層 (上層) 5 およびA 1 GaAs電子供給層(下層) 3 各 内部での不純物分布は一様分布とすることができるが、 とれに限るものではなく、不純物分布を深さ方向に傾斜 状やステップ状に変化させたり、プレーナ・ドーピング などとすることが可能である。

1

として、まずSiを2.5×10¹⁸ cm⁻³程度ドーブした n型Al。、Ga。。As層を14nm、続いてアンドープAl。、Ga。。As (ショットキ)層を20nm、Siを2×10¹⁷ cm⁻³程度ドープしたn型In。。。Ga。。1を2×10¹⁷ cm⁻³程度ドープしたn型In。。。Ga。。1 を2×10¹⁷ cm⁻³程度ドープしたn型In。。。Ga。。1 を2×10¹⁷ cm⁻³程度ドープしたn型In。。。Ga。。1 を3×10¹⁸ cm⁻³程度ドープしたn型GaAsコンタクト上層を80nm、との順序でエピタキシャル成長する。ととで、アンドープIn。、Ga。。Asチャネル層を挟んで導入した2つのアンドープAl。、Ga。。Asスペーサー層は 略してもFETの基本的な動作に影響を与えない。また、n型Al。、Ga。。As電子供給層(上層)の一部として形成したアンドープAl。、Ga。。As(ショットキ)層はゲート電極の耐圧を改善する目的をもつ。

【0022】次に、例えばH, SO, -H, O, -H, O系エッチング液を用いて前記n型GaAsコンタクト 上層を貫通して第1のリセス開口を形成する。 とのと き、このエッチング液ではInGaPは殆どエッチング されないため、前記n型In。..。Ga。.s、Pコンタクト 下層の表面が露出した時点で前記n型GaAsコンタク ト上層を貫通するリセス開口の深さ方向のエッチングが 自動的に停止する。次に、例えばHC1-H、O系エッ チング液を用いて、前記第1のリセス開口の内部に前記 第1のリセス開□の幅よりも狭い幅を持つ第2のリセス 開口を形成する。このとき、このエッチング液ではGa AsまたはAlGaAsは殆どエッチングされないた め、前記アンドープAlo.z Gao.s As (ショット キ)層の表面が露出した時点でn型In。、、。Ga。、、、P コンタクト下層を貫通する第2のリセス開口の深さ方向 のエッチングが自動的に停止する。次に、第2のリセス 開口の底部に露出した前記アンドープAlox Gao.。 As (ショットキ) 層の表面に例えばアルミニウム (A 1)からなるゲート電極を形成する。最後に、該ゲート 電極および前記第1のリセス開口を挟んで両側のn型G aAsコンタクト上層の表面に例えば金ゲルマニウム/ ニッケル(AuGe/Ni)金属からなるソース電極と ドレイン電極を形成した後、温度420°C程度の熱処理 によってオーム性接触を形成する。

【0023】このようにして作製された本発明の第1の 実施例による電界効果トランジスタは、2段リセス構造 の特徴を反映して、高いゲート耐圧と大きな最大ドレイ ン電流を同時に提供することができる。しかも、図5に 示される従来の電界効果トランジスタに比べてプロセス 会裕が向上できるため、索子の生産性や歩留りを飛躍的 に向上させることができる。したがって、この第1の実 施例に示す電界効果トランジスタはマイクロ波やミリ波 領域での低雑音増幅器や広帯域線形増幅器、高出力増幅 器、発振器などのアナログ応用から各種デジタル応用に 至る広い用途に利用することができる。

50 【0024】 (実施例2) 図2は、本発明の電界効果ト

ランジスタの第2の実施例(第2発明)の断面構造図で ある。なお、図2において、図1との対応部分には同一 符号を付して詳細な説明を省略する。また、図2 に示さ れる本発明の電界効果トランジスタは、次の事項を除い て、図1を用いて説明した第1の実施例の電界効果トラ ンジスタと同様の構成を有する。すなわち、AIGaA s電子供給層(上層)5に代わって厚さ方向の全域また は局所的にn型不純物が添加されたInGaP電子供給 層(上層)25が形成され、また、InGaPコンタク ト下層16に代わってn型不純物が添加されたInGa Pコンタクト中間層27とn型不純物が添加されたA1 GaAsコンタクト下層26の積層構造が形成されてい る。この場合、InGaPコンタクト中間層27はGa Asコンタクト上層7に接して形成されている。ІnG aP電子供給層(上層)25とInGaPコンタクト中 間層27の各In組成比xは半絶縁性GaAs基板1に 格子整合する0.49に選ぶことができるが、この値に 制限されるものではない。また、InGaP電子供給層 (上層) 25 およびA1GaAs電子供給層(下層) 3 各内部での不純物分布は一様分布とすることができる が、これに限られるものではなく、不純物分布を深さ方 向に傾斜状やステップ状に変化させたり、プレーナ・ド ーピングなどとすることが可能である。

【0025】とのような電界効果トランジスタは以下の ようにして作製することができる。まず、半絶縁性Ga As 基板の上に例えば有機金属気相成長法(MOVP E)を用いて、バッファ用半導体層としてアンドープG aAs層を300nm、続いてアンドープA1。... Ga 。.。As層を200nm、Siを2.5×101ºcm-3程度 ドープしたn型Al。、Ga。。As電子供給層(下 層)を6nm、アンドープAl。, Ga。, Asスペーサ -層を1.5nm、アンドープIn。、Ga。、Asチャ ネル層を13nm、アンドープIn。..。Ga。.siPスペー サー層を1.5mm、InGaP電子供給層(上層)とし て、まずSiを2.5×101°cm3程度ドープしたn型 In。.4. Gao.s. Pを14nm 続いてアンドープIn o. 4 9 Gao. 51 P (ショットキ) 層を20nm、Siを2× 10¹′cm⁻³程度ドープしたn型Al。, Ga。, Asコ ンタクト下層を20nm、Siを2×10¹⁷cm⁻³程度ドー プしたn型In。、、。Ga。、、、Pコンタクト中間層を20 nm、Siを3×1010cm-3程度ドープしたn型GaAs コンタクト上層を例えば80nm、との順序でエピタキシ ャル成長する。ととで、アンドープIn。.. Ga。. A sチャネル層を挟んで導入したアンドープA 1。, Ga 。。Asスペーサー層およびアンドープIn。..,Ca 。、、、Pスペーサー層は省略してもFETの基本的な動作 に影響を与えない。また、InGaP電子供給層(上 層)の一部として形成したアンドープ I n。... G a。... P (ショットキ) 層はゲート電極の耐圧を改善する目的 をもつ。

10

【0026】次に、例えばH, SO, -H, O, -H, O系のエッチング液を用いて前記n型GaAsコンタク ト上層を貫通して第1のリセス開口を形成する。 とのと き、このエッチング液ではInGaPは殆どエッチング されないため、前記n型In。、、、Ga。、、、Pコンタクト 中間層の表面が露出した時点で前記n型GaAsコンタ クト上層を貫通するリセス開口の深さ方向のエッチング が自動的に停止する。次に、例えばHCI-H、〇系エ ッチング液を用いて、前記第1のリセス開口の内部に前 記第1のリセス開口の幅よりも狭い幅をもつ第2のリセ ス開口を形成する。このとき、このエッチング液ではG a A s またはA l G a A s は殆どエッチングされないた め、前記n型Al。.2 Ga。.a Asコンタクト下層の表 面が露出した時点でn型In。、、Ga。、、、Pコンタクト 中間層を貫通する第2のリセス開口の深さ方向のエッチ ングが自動的に停止する。次に、再び例えばH、SO、 -H,O,-H,O系エッチング液を用いて前記n型A 1。, Ga。。Asコンタクト下層を貫通して第2のリ セス開口のエッチングを継続する。このとき、このエッ チング液では In GaPは殆どエッチングされないた め、前記アンドープ [no.49 Cao.51 P (ショットキ) 層の表面が露出した時点で前記n型Al。, Ga。, A sコンタクト下層を貫通するリセス開口の深さ方向のエ ッチングが自動的に停止する。次に、第2のリセス開口 の底部に露出した前記アンドープIn。、、。Ga。、、、P (ショットキ)層の表面に例えばアルミニウム(A1) からなるゲート電極を形成する。最後に、該ゲート電極 および前記第1のリセス開口を挟んで両側のn型GaA s コンタクト上層の表面に例えば金ゲルマニウム/ニッ 30 ケル (AuGe/Ni) 金属からなるソース電極とドレ イン電極を形成した後、温度420℃程度の熱処理によ ってオーム性接触を形成する。

【0027】 このようにして作製された本発明の第2の 実施例による電界効果トランジスタは、2段リセス構造 の特徴を反映して、髙いゲート耐圧と大きな最大ドレイ ン電流を同時に提供することができる。しかも、図5に 示される従来の電界効果トランジスタに比べてプロセス 余裕が向上できるため、素子の生産性や歩留りを飛躍的 に向上させることができる。したがって、この第2の実 施例に示す電界効果トランジスタはマイクロ波やミリ波 領域での低雑音増幅器や広帯域線形増幅器、髙出力増幅 器、発振器などのアナログ応用から各種デジタル応用に 至る広い用途に利用することができる。さらに、図5に 示される従来の電界効果トランジスタのAIGaAs電 子供給層(上層)に比べると、第2のリセス開口の底部 に露出した In GaP電子供給層(上層)の表面やバル ク中に含まれるトラップ濃度は低いため、温度変化や光 照射などの外的提乱に対しても安定な素子動作を実現す るととができる。

0 【0028】(実施例3)図3は、本発明の電界効果ト

.2

ランジスタの第3の実施例(第3発明)の断面構造図で ある。なお、図3において、図1との対応部分には同一 符号を付して詳細な説明を省略する。また、図3に示さ れる本発明の電界効果トランジスタは、次の事項を除い て、図1を用いて説明した第1の実施例の電界効果トラ ンジスタと同様の構成を有する。すなわち、AIGaA s電子供給層(上層)5 に代わって厚さ方向の全域また 供給層(上層)35が形成され、また、InGaPコン タクト下層16に代わってn型不純物が添加されたIn GaPコンタクト中間層27とn型不純物が添加された A1GaAsコンタクト下層26の積層構造が形成され ている。この場合、InGaPコンタクト中間層27は GaAsコンタクト上層7に接して形成されている。A IGaInP電子供給層(上層)35とInGaPコン タクト中間層27の各 I n組成比xは半絶縁性GaAs 基板1に格子整合する0.49に選ぶことができるが、 この値に制限されるものではない。また、AIGaIn P電子供給層(上層) 35 およびA1GaAs電子供給 層(下層)3各内部での不純物分布は一様分布とすると とができるが、これに限られるものではなく、不純物分 布を深さ方向に傾斜状やステップ状に変化させたり、ブ レーナ・ドーピングなどとすることが可能である。 【0029】このような電界効果トランジスタは以下の ようにして作製することができる。まず、半絶縁性Ga As基板の上に例えば有機金属気相成長法(MOVP E)を用いて、バッファ用半導体層としてアンドープG aAs層を300nm、続いてアンドープAl。」Ga 。.. As層を200nm、Siを2.5×1016cm-3程度 ドープしたn型Al。、Ga。、As電子供給層(下 層)を6nm、アンドープAlo.2 Gao. Asスペーサ - 層を例えば1.5 nm、アンドープIn。.. Ga。.. A sチャネル層を13nm、アンドープ(Al。,, C a...)。.s, In。., Pスペーサー層を1.5nm、Al GaInP電子供給層(上層)として、まずSiを2. 5×1010cm-3程度ドープしたn型(Al.,, G a.,,)。,,,In。,,,P層を14nm、続いてアンドープ (Alo., Gao.,) o.si Ino.49P (ショットキ) 層 を20 nm、Siを2×1017 cm-3程度ドープしたn型A lo., Gao. Asコンタクト下層を20nm、Siを2 ×10¹⁷cm⁻³程度ドープしたn型ln。、、。Ga。、、、Pコ ンタクト中間層を20mm、Siを3×101cm-3程度ド ープしたn型GaAsコンタクト上層を80m、との順 序でエピタキシャル成長する。ここで、アンドープIn 。、Са。、Аѕチャネル層を挟んで導入したアンドー プAlor Gaor Asスペーサー層およびアンドープ (Along Gaors) or silnors Pスペーサー層は省 略してもFETの基本的な動作に影響を与えない。ま た、AlGaInP電子供給層(上層)の一部として形

成したアンドープ (Alo.: Gao.:)。... In。... P

(ショットキ) 層はゲート電極の耐圧を改善する目的を もつ。

【0030】次に、例えばH, SO, -H, O, -H, 〇系エッチング液を用いて前記n型GaAs コンタクト 上層を貫通して第1のリセス開口を形成する。 このと き、このエッチング液ではInGaPは殆どエッチング されないため、前記n型In。、、。Ga。、、、Pコンタクト 中間層の表面が露出した時点で前記n型GaAsコンタ クト上層を貫通するリセス開口の深さ方向のエッチング が自動的に停止する。次に、例えばHCI-H、〇系エ ッチング液を用いて、前記第1のリセス開口の内部に前 記第1のリセス開口の幅より狭い幅をもつ第2のリセス 開口を形成する。このとき、このエッチング液ではGa AsまたはAlGaAsは殆どエッチングされないた め、前記n型Alon Gao. Asコンタクト下層の表 面が露出した時点でn型In。、。Ga。、、Pコンタクト 中間層を貫通する第2のリセス開口の深さ方向のエッチ ングが自動的に停止する。次に、再び例えばH、SO、 -H,O,-H,O系のエッチング液を用いて前記n型 Al。、Ga。、Asコンタクト下層を貫通して第2の リセス開口のエッチングを継続する。このとき、このエ ッチング液ではAIGaInPは殆どエッチングされな いため、前記アンドープ (Alo.z Gao.s) o.sz In 。. 49 P (ショットキ)層の表面が露出した時点で前記 n 型Alora Gaora Asコンタクト下層を貫通するリセ ス開□の深さ方向のエッチングが自動的に停止する。次 に、第2のリセス開口の底部に露出した前記アンドープ (Alo.z Gao.s) o.s. Ino.4.P (ショットキ) 層 の表面に例えばアルミニウム (A1) からなるゲート電 極を形成する。最後に、該ゲート電極および前記第1の リセス開口を挟んで両側のn型GaAsコンタクト上層 の表面に例えば金ゲルマニウム/ニッケル(AuGe/ Ni) 金属からなるソース電極とドレイン電極を形成し た後、温度420℃程度の熱処理によってオーム性接触 を形成する。

【0031】このようにして作製された本発明の第3の実施例による電界効果トランジスタは、2段リセス構造の特徴を反映して、高いゲート耐圧と大きな最大ドレイン電流を同時に提供することができる。しかも、図5に40 示される従来の電界効果トランジスタに比べてプロセス余裕が向上できるため、素子の生産性や歩留りを飛躍的に向上させることができる。したがって、この第3の実施例に示す電界効果トランジスタはマイクロ波やミリ波領域での低雑音増幅器や広帯域線形増幅器、高出力増幅器、発振器などのアナログ応用から各種デジタル応用に至る広い用途に利用することができる。また、図5に示される従来の電界効果トランジスタのA1GaAs電子供給層(上層)に比べると、第2のリセス開口の底部に露出したA1GaInP電子供給層(上層)の表面やバルク中に含まれるトラップ濃度は低いため、温度変化や

光照射などの外的擾乱に対しても安定な索子助作を実現 することができる。さらに、AlGalnPとInGa Asの間の伝導帯エネルギ不連続量は、InGaPとI nGaAsの間の伝導帯エネルギ不連続量に比べて大き いため、第3の実施例の電界効果トランジスタは第2の 実施例の電界効果トランジスタに比べて大きなドレイン 電流を供給するととができる。

【0032】(実施例4)図4は、本発明の電界効果ト ランジスタの第4の実施例(第4発明)の断面構造図で ある。なお、図4において、図1との対応部分には同一 符号を付して詳細な説明を省略する。また、図4に示さ れる本発明の電界効果トランジスタは、次の事項を除い て、図1を用いて説明した第1の実施例の電界効果トラ ンジスタと同様の構成を有する。すなわち、AIGaA s電子供給層(上層)5に代わって厚さ方向の全域また 給層(上層1)51と厚さ方向の全域または局所的に n 型不純物が添加されたInGaP電子供給層(上層2) 52の積層構造が形成され、また、InGaPコンタク ト層16に代わってn型不純物が添加されたInGaP コンタクト中間層27とn型不純物が添加されたA1G aAsコンタクト下層26の積層構造が形成されてい る。この場合、A1GaAs電子供給層(上層1)51 はチャネル層4に接して形成され、InGaPコンタク ト中間層27はGaAsコンタクト上層7に接して形成 されている。InGaP電子供給層(上層2)52とI nGaPコンタクト中間層27の各In組成比xは半絶 縁性GaAs基板1に格子整合する0. 49に選ぶこと ができるが、この値に制限されるものではない。また、 In GaP電子供給層(上層2)52およびAIGaA 30 s電子供給層(下層)3各内部での不純物分布は一様分 布とすることができるが、これに限られるものではな く、不純物分布を深さ方向に傾斜状やステップ状に変化 させたり、プレーナ・ドーピングなどとすることが可能

【0033】このような電界効果トランジスタは以下の ようにして作製することができる。まず、半絶縁性Ga As基板の上に例えば有機金属気相成長法(MOVP E)を用いて、バッファ用半導体層としてアンドープG aAs層を例えば300nm、続いてアンドープAl。、 Ga., As層を例えば200 nm、Siを2.5×10 1ºcm-'程度ドープしたn型Al., Ga., As電子供 給層(下層)を例えば6nm、アンドープAlo.2 Ga 。。A S スペーサー層を例えば1.5 nm、アンドープ I no.1 Cao. Asチャネル層を例えば13nm、アンド ープA 1。、 Ga。 Asスペーサー層を例えば1.5 nm、AlGaAs電子供給層(上層1)としてSiを 2. 5×1018 cm-3程度ドープしたn型A 1。... Ga 。.。As層を10nm、InGaP電子供給層(上層2) としてまずSiを2.5×1010cm-3程度ドープしたn 50 ン電流を同時に提供することができる。しかも、図5に

型In.,,Ga.,,P層を4nm、続いてアンドープIn o.49Gao.31P (ショットキ) 層を20nm、Siを2× 10¹⁷cm⁻³程度ドープしたn型Al。... Ga。.。Asコ ンタクト下層を20nm、Siを2×10¹'cm-'程度ドー プしたn型In。、・。Ga。、、、Pコンタクト中間層を20 nm、Siを3×1010cm-7程度ドープしたn型GaAs コンタクト上層を80 nm、この順序でエピタキシャル成 長する。ここで、アンドープIno.z Gao. Asチャ ネル層を挟んで導入した2つのアンドープA1。2 Са 。。ASスペーサー層は省略してもFETの基本的な助 作に影響を与えない。また、InGaP電子供給層(上 層2)の一部として形成したアンドープIn。...Ga 。.;,P(ショットキ)層はゲート電極の耐圧を改善する 目的をもつ。

【0034】次に、例えばH、SO、-H、O、-H、 O系エッチングを用いて前記n型GaAsコンタクト上 層を貫通して第1のリセス開口を形成する。このとき、 このエッチング液ではInGaPは殆どエッチングされ ないため、前記n型In。.49Ga。.51Pコンタクト中間 層の表面が露出した時点で前記n型GaAsコンタクト 上層を貫通するリセス開口の深さ方向のエッチングが自 動的に停止する。次に、例えばHCI-H、〇系エッチ ング液を用いて、前記第1のリセス開口の内部に前記第 1のリセス開□の幅より狭い幅をもつ第2のリセス開□ を形成する。このとき、このエッチング液ではGaAs またはAlGaAsは殆どエッチングされないため、前 記n型Alog。Gao.。Asコンタクト下層の表面が露 出した時点でn型In。、、。Ga。、、、Pコンタクト中間層 を貫通する第2のリセス開口の深さ方向のエッチングが 自動的に停止する。次に、再び例えばH、SO、-H、 O、-H、O系エッチング液を用いて前記n型A1。、 Gao.s Asコンタクト下層を貫通して第2のリセス開 □のエッチングを継続する。このとき、このエッチング 液ではInGaPは殆どエッチングされないため、前記 アンドープ In ..., Ga ..., P (ショットキ) 層の表面 が露出した時点で前記n型Al。、Ga。、Asコンタ クト下層を貫通するリセス開口の深さ方向のエッチング が自動的に停止する。次に、第2のリセス開口の底部に 露出した前記アンドープIn。、,,Ga。、,,P(ショット キ) 層の表面に例えばアルミニウム(A1) からなるゲ ート電極を形成する。最後に、該ゲート電極および前記 第1のリセス開口を挟んで両側の n型GaAsコンタク ト上層の表面に例えば金ゲルマニウム/ニッケル (Au Ge/Ni)金属からなるソース電極とドレイン電極を 形成した後、温度420℃程度の熱処理によってオーム 性接触を形成する。

【0035】とのようにして作製された本発明の第4の 実施例による電界効果トランジスタは、2段リセス構造 の特徴を反映して、高いゲート耐圧と大きな最大ドレイ

15

示される従来の電界効果トランジスタに比べてプロセス 余裕が向上できるため、衆子の生産性や歩留りを飛躍的 に向上させることができる。したがって、この第4の実 施例に示す電界効果トランジスタはマイクロ波やミリ波 領域での低雑音増幅器や広帯域線形増幅器、髙出力増幅 器、発振器などのアナログ応用から各種デジタル応用に 至る広い用途に利用することができる。さらに、図5に 示される従来の電界効果トランジスタのAIGaAs電 子供給層(上層)に比べると、第2のリセス開口の底部 に露出した In Ga P電子供給層(上層2)の表面やパ 10 ルク中に含まれるトラップ濃度は低いため、温度変化や 光照射などの外的擾乱に対しても安定な索子動作を実現 するととができる。

[0036]

【発明の効果】以上説明したように、本発明によれば、 選択エッチング技術を利用することができ、技術者の熟 **練度に依存することなく、プロセスの制御性の向上やプ** ロセスに必要な時間の大幅な短縮を図ることができる。 また、積層コンタクト構造をもつ2段リセス構造におい て、コンタクト層のn型不純物濃度を最適値に選ぶこと 20 10 ドレイン電極 ができるため、ドレイン電流の増加とゲート耐圧の向上 を同時に実現することができる。すなわち、本発明によ れば、2段リセス構造をもつヘテロ接合電界効果トラン ジスタの高性能化と生産性向上を同時に実現することが 可能となる。

【図面の簡単な説明】

【図1】本発明の電界効果トランジスタの第1の実施例*

*の断面構造を示す模式図である。

【図2】本発明の電界効果トランジスタの第2の実施例 の断面構造を示す模式図である。

【図3】本発明の電界効果トランジスタの第3の実施例 の断面構造を示す模式図である。

【図4】本発明の電界効果トランジスタの第4の実施例 の断面構造を示す模式図である。

【図5】従来技術による電界効果トランジスタの断面構 造図である。

【符号の説明】

- 1 半絶縁性GaAs基板
- 2 バッファ用半導体層
- 3 A1GaAs電子供給層(下層)
- 4 チャネル層
- 5 A1GaAs電子供給層(上層)
- 6 GaAsコンタクト下層
- 7 GaAsコンタクト上層
- 8 ソース電極
- 9 ゲート電極
- - 16 InGaPコンタクト下層
 - 25 InGaP電子供給層(上層)
 - 26 AlGaAsコンタクト下層
 - 27 InGaPコンタクト中間層
 - 35 AlGaInP電子供給層(上層)
 - 51 AlGaAs電子供給層(上層1)
 - 52 InGaP電子供給層(上層2)

[図1]

【図2】

